RISC-V 流水线模拟器
时钟精确的五级流水线 CPU 模拟器,内置冒险检测与操作数前递。
screenshot · 01
screenshot · 02
用途
为计算机体系结构课程而写。模拟器把取指、译码、执行、访存、写回拆成独立阶段, 让你逐个时钟周期地观察程序在流水线中流动。
它能检测数据冒险与控制冒险,必要时插入停顿,并通过前递保持流水线满载—— 这正是真实 CPU 所做的权衡。
使用案例
01
单步执行程序
载入 RISC-V 二进制,逐周期推进,查看每个寄存器与流水线锁存器。
02
可视化冒险
通过逐周期时间线,清楚看到停顿与前递发生的位置。
03
对比设计
开关前递功能,量化它对周期数的影响。